電子工程專輯 07/15/2005

EDA ／穎想展示時序分析及邏輯合成奈米設計方案

穎想科技 (Incentia Design Systems) 將在今年的「電子設計自動化及測試 (EDA&T) 」技術研討會暨展覽會中，針對 SOC 及 90 奈米以下設計面臨的複雜時序分析驗證問題，提供完整解決方案。

穎想表示，在整合的設計環境裡，所有的時序驗證工作皆架構在 TimeCraft 之上。此平台環境功能包含：奈米時序驗證功能 (Advanced Nanometer Sign-off Features) 、訊號完整性分析 (Signal Integrity Analysis) 、時序約束管理 (Timing Constraint Management) 與時序偵錯及修正 (Timing Debugging & ECO) 。

穎想科技將展示嶄新的設計流程，設計者可以不需要昂貴的實體設計工具，也能輸入實體資訊做時序分析及偵錯，進而修正時序，以減少前後段的時序循環時間，在緊湊的時程內順利 tapeout 。

另外，在此次展覽會場中，穎想科技將於二樓攤位 ( 編號 2A 04) 展示包含「低功耗合成平台」與「可測試化平台」在內的完整合成器解決方案。