電子時報 2006/07/19

穎想科技 推出完整奈米設計時序環境 TimeBench

( 記者 張美慧/新竹) EDA 公司穎想科技, 推出完整及先進的奈米設計時序環境 TimeBench。 TimeBench 是建立在該公司知名 TimeCraft 靜態時序分析工具上面, 並包括了奈米設計上所需要的三大功能: 先進的OCV分析, 精確及快速的信號完整分析, 及 Constraint Management。

TimeCraft 的先進 OCV 基於邏輯層級和實體位置, 而使用了多變的降額因子, 為每個 timing path 選擇了理想的降額因子。此一新技術可提昇時序分析的準確性, 並可有效的消除多餘的 timing guard-bands 及過度保守的 timing violations。

TimeBench 的信號完整分析包括: crosstalk 及 noise 的分析功能。相較於一般 net-Based 的 crosstalk 分析方法, TimeBench 並採用了 time-arc 的分析方式, 以達到更精確的 delta delay計算。此外, 此一信號完整分析是整合在TimeCraft的快速engine上, 並經由特殊的收斂算法來達到最快速的運行時間分析。

Constraint Management 包含 constraint checker、constraint debugger 及 qualified SDC writer 三大功能。Constraint checker 檢驗 IC 設計時 constraint 的正確性、完整性及一致性, 並設法在設計流程的前期找出 constraint 的問題。constraint debugger 允許使用者即時的驗證和除錯 timing exceptions 及 timing path上的問題。然後由 qualified SDC writer 產生改良後的 constraints。Constraint Management 提供一個有效及容易使用的平台來驗證、改良和除錯IC設計上的 constraints, 並進而大大的縮短整體時序驗證的時間。

穎想科技營運副總韋彥春表示: TimeBench 提供奈米 IC 設計工程師一個先進的單一軟體環境, 來有效及快速的處理所有跟時序相關的分析、驗證、除錯及管理。我們已經從客戶端得到許多肯定及積極的回響。TimeBench 的推出, 再次實現該公司, 提供最好的時序和設計工具給客戶的承諾。