Chip123 08/17/2005

http://www.chip123.com/index.php?where_home=shownews&titleid=3727

聯陽採用穎想DesignCraft和TimeCraft為Tapeout 工具

穎想宣佈聯陽半導體採用DesignCraft和TimeCraft軟體做為生產流程中logic synthesis 及timing analysis的工具。

DesignCraft整合logic、DFT和low power synthesis的能力，幫助聯陽有效減小晶片面積和時序上的限制。TimeCraft的快速分析速度縮短了timing analysis的執行時間。DesignCraft和TimeCraft皆順利tape out 聯陽的設計並符合了聯陽的設計需求和期望。

聯陽半導體工程設計部經理高樹仁表示：我們採用穎想科技的DesignCraft和TimeCraft作為前端時序分析及整合logic、DFT和low power synthesis流程的工具。我們非常高興穎想的synthesis solution能幫我們合成出最小面積及必v的晶片，同時基於其快速的執行時間及跟我們後端的ATPG和自動佈局＆繞線的流暢介面而大幅的縮短了我們整體的設計時程。

穎想科技總經理陳一浩表示：穎想的timing和synthesis軟體持續地在客戶端驗證了順利tape out；我們非常高興穎想的TimeCraft和DesignCraft能幫知名的消費性電子公司聯陽半導體改善其晶片性能、縮短了設計時程。